Блок выполнения операций десятичной арифметики

Федеральное агентство по образованию РФ

ГОУ ВПО «Уральский государственный технический университет — УПИ»

Физико-технический факультет

Кафедра вычислительной техники

Специальность

«Вычислительные машины, комплексы, системы и сети»

Курсовой проект

БЛОК ВЫПОЛНЕНИЯ ОПЕРАЦИЙ ДЕСЯТИЧНОЙ АРИФМЕТИКИ

2005

Задание на проектирование

Разработать вычислительное устройство, состоящее из двух взаимосвязанных частей — операционного и управляющего автоматов — и выполняющее операции десятичной арифметики.

Числа произвольных знаков, разрядность 32, прямой код. Тип УА: с адресным ПЗУ.

Арифметические операции над десятичными числами выполняются подобно операций над двоичными числами. Основой АЛУ десятичной арифметики является сумматор двоично-десятичных кодов. Такой сумматор, как правило, строится на основе двоичного, путем добавления некоторых специальных цепей.

Содержание

• Введение
• 1. Разработка структурной схемы
• 2. Блок суммы и разности
• 3. Блок умножений
• 4. Блок делений
• 5. Управляющий блок
• Обзор литературы

Введение

Каноническая структура синтеза синхронного вычислительного устройства состоит из двух автоматов — операционного (ОА) и управляющего (УА).

Каноническая структура вычислительного устройства

Рис.1

На вход ОА подаются входные (исходные) данные, а на выходе ОА формируются выходные данные (результат). На вход УА подается управляющая информация (например, код операции (КОП), сигнал разрешения чтения и т.д.), а на выходе УА формируется выходная управляющая информация (например, сигнал готовности, сигнал ошибки и т.д.). ОА и УА взаимосвязаны: от ОА к УА передаются сигналы признаков (условия) и в зависимости от этих условий от УА к ОА возвращается соответствующая микрокоманда. Синхронизация служит для управления работой всех синхронных узлов и деталей устройства.

блок вычислительное устройство схема

Данная структурная схема вычислительного устройства является наиболее обобщенной и годится для реализации алгоритмов любой сложности.

1. Разработка структурной схемы

Структурная схема блока выполнения операций десятичной арифметики

Рис.1.1

2. Блок суммы и разности

Упрощенная структура АЛУ для сложения (вычитания) десятичных чисел

Рис.2.1

Реализация сложения модулей сводится к следующим действиям:

Прием операнда Х на регистр первого слагаемого РгВ и прием цифр 6 во все тетрады второго слагаемого РгА.

Получение с помощью двоичного сумматора Х6. Пересылка Х6 на регистр первого слагаемого РгВ и прием Y на регистр второго слагаемого РгА.

Получение с помощью двоичного сумматора Z’ = Х6 + Y и фиксация тетрад Z’, из которых не возник перенос.

Пересылка Z’ на регистр первого слагаемого РгВ. Занесение цифр 10 во все тетрады регистра второго слагаемого РгА, соответствующие тетрадам Z’, из которых не было переноса, и 0 в остальные тетрады.

Сложение на двоичном сумматоре содержимого РгА и РгВ с блокировкой межтетрадных переносов.

Вычитание двоично-десятичных модулей X — Y осуществляется следующим образом:

Все разряды Y инвертируются, что дает дополнение каждой цифры Y до 15. При этом получается обратный код двоично-десятичного Y с избытком 6, обозначенный Yo6p6. Затем, складывая X + Yo6p6 и прибавляя 1 к младшему разряду, получаем Z’. Результат Z’ является положительным числом, если из старшей тетрады его возникает перенос. При этом Z’ корректируется по тем же правилам, что и при сложении модулей.

Если из старшей тетрады Z’ нет переноса, то получен отрицательный результат, представленный в дополнительном коде. В этом случае код Z’ инвертируется и к нему прибавляется 1 младшего разряда. Новое Z’ корректируется. При этом к тетрадам, из которых возникал перенос при получении (X + Yo (lp6 + 1), прибавляется 10, а к остальным не прибавляется. Выполнение сложения и вычитания чисел со знаками сводится к выполнению сложения или вычитания модулей путем определения фактической выполняемой операции по знакам операндов и виду выполняемой операции. Знак результата определяется отдельно. Например, при X < 0 и Y < 0 вычитание X — Y заменяется на вычитание | Y | — | X |. Затем знак результата меняется на противоположный знаку (| У | — | X |).

При сложении (вычитании) двух чисел (Z= X±Y) возможны следующие ситуации:

табл.2.1

Таблица возможных ситуаций при сложении и вычитании

Из таблицы видно, что, в зависимости от вида выполняемой операции (сложение или вычитание) и знаков операндов, процесс сложения и вычитания чисел можно представить следующим образом:

1. При необходимости меняем местами операнды (например, — X — (-Y) = (|Y|-|X|)

2. Определяем вид операции, которую будем проводить над модулями (сложение или вычитание)

3. Проводим операцию сложения (вычитания)

4. При необходимости меняем знак результата

Функциональная схема сложения (вычитания)

Рис.2.2

Комбинационная схема 1 (КС1) в зависимости от знаков операндов, вида выполняемой операции производит следующие действия:

1. Меняет местами операнды.

2. Выдает сигнал о необходимости изменить знак результата.

3. Вырабатывает сигнал в УБ, какая будет производиться операция над модулями (сложение или вычитание).

Комбинационная схема 1 (КС1)

Рис.2.3

Комбинационная схема 1.1 фиксирует оба слагаемых, выделяет модули и знаки

Комбинационная схема 1.1 (КС1.1)

Рис.2.4

Комбинационная схема 1.2 обрабатывает знаки, вид операции и вырабатывает сигнал о необходимости менять местами операнды.

Комбинационная схема 1.2 (КС1.2)

Рис.2.5

Комбинационная схема 1.3 меняет местами операнды

Комбинационная схема 1.3 (КС1.3)

Рис.2.6

Комбинационная схема 1.3.1 меняет местами разряды операндов

Комбинационная схема 1.3.1 (КС1.3.1)

Рис.2.7

Комбинационная схема 1.4 вырабатывает сигнал в УБ о том, какая будет проводиться операция над модулями чисел (сложение или вычитание)

Комбинационная схема 1.4 (КС1.4)

Рис.2.8

Комбинационная схема 1.5 выдает сигнал о необходимости изменить знак результата

Комбинационная схема 1.5 (КС1.5)

Рис.2.9

Комбинационные схемы 2 и 3 производят обработку переносов из тетрад. Число, полученное путем агрегации переносов из тетрад, преобразуется в двоично-десятичное число. В комбинационной схеме 2 переносы из тетрад, где был перенос, преобразуются в двоичное число 10, а там, где переноса не было, преобразуется в число 0000. В комбинационной схеме 3 переносы из тетрад, где переноса не было, преобразуются в двоичное число 10, а там, где был перенос, преобразуется в число 0000.

Комбинационная схема 2 (КС2)

Рис.2.10

Комбинационная схема 3 (КС3)

Рис.2.11

Комбинационная схема 4 обрабатывает результат.

Комбинационная схема 4 (КС4)

Рис.2.12

Электронный ключ

Рис.2.13

Сумматор

Рис.2.14

Алгоритм сложения (вычитания)

Рис.2.15

табл.2.1

Таблица микрокоманд сложения (вычитания)

3. Блок умножений

Двоично-десятичное умножение сводится к образованию и многократному сложению двоично-десятичных произведений. Умножение двоично-десятичных чисел выполняется следующим образом. Сумма частичных произведений полагается равной нулю. Анализируется очередная цифра (тетрада) множителя, и множимое прибавляется к сумме частичных произведений столько раз, какова цифра множителя. Сумма частичных произведений сдвигается вправо на 1 тетраду, и повторяются действия, указанные в п.2, пока все цифры множителя не будут обработаны. Для ускорения умножения часто отдельно формируются кратные множимого 8Х, 4Х, 2Х, при наличии которых уменьшается количество сложения при выполнении п.2.

Знак обрабатывается отдельно.

Функциональная схема умножения

Рис 3.1

Комбинационная схема 5 обрабатывает знак результата.

Комбинационная схема 5 (КС5)

Рис.3.2

Алгоритм выполнения операции умножения

Рис.3.3

Рис.3.6 Алгоритм сложения модулей (РгХ4+РгХ4)

табл.3.1

Таблица микрокоманд умножения

4. Блок делений

Двоично-десятичное деление выполняется путем многократных вычитаний подобно тому, как это делается при делении «уголком».

Знак обрабатывается отдельно.

Функциональная схема деления

Рис.4.1

Комбинационная схема 6 сравнивает разряды мантисс, составленных из тетрад делимого (Х) и делителя (Y). Вырабатывает сигналы: v₆ — Y=0,v₇ — разрядность Y> разрядности X, v₈ — разрядность Y= разрядности X.

Комбинационная схема 6 (КС6)

Рис.4.2

Комбинационная схема 6.1 вычисляет разрядность мантиссы числа.

Комбинационная схема 6.1 (КС6.1)

Рис.4.3

Комбинационная схема 6.1.1 вычисляет разрядность мантиссы числа по тетрадам.

Комбинационная схема 6.1.1 (КС6.1.1)

Рис.4.4

Алгоритм выполнения операции деления

Рис.4.5

табл.4.1

Таблица микрокоманд деления

5. Управляющий блок

Управляющий блок построен на основе автомата с хранимой в памяти логикой.

Принцип действия автомата:

Под воздействием синхросигнала в регистр Рг1 из памяти считывается очередная микрокоманда. Операционная часть микрокоманды поступает в операционный блок. Адресная часть микрокоманды поступает в комбинационную схему 1 (КС1), в которой формируется адрес следующей микрокоманды. Этот адрес формируется исходя из: кода операции, осведомительного сигнала из управляющего блока, адресной части микрокоманды, предыдущего адреса микрокоманды. Сформированный адрес поступает в Рг2. Далее в памяти выбирается следующая микрокоманда.

Ветвления обрабатываются следующим образом:

1. Без осведомительного сигнала (v=0) адрес следующей микрокоманды равен адресной части выбранной в памяти микрокоманды.

2. С осведомительным сигналом (v=1) адрес следующей микрокоманды получается путем прибавление единицы к адресу текущей микрокоманды.

Логическая схема управляющего блока:

Рис.5.1

Функциональная схема управляющего блока

Рис.5.2

Комбинационная схема 7 (КС7)

Комбинационная схема вырабатывает адрес следующей микрокоманды исходя из: кода операции, осведомительного сигнала из управляющего блока, адресной части микрокоманды, предыдущего адреса микрокоманды, сигнала «пуск». Если сформированный адрес является конечным, вырабатывается сигнал «стоп» для остановки процесса.

Рис.5.3

Комбинационная схема 7.1 (КС7.1)

Комбинационная схема анализирует код операции и выдает адрес начала обработки операции.

Рис.5.4

Обзор литературы

1. Каган Б.М. Электронные вычислительные машины и системы. Учеб. пособие для вузов. М.: Энергия, 1979г.528 с.

2. Угрюмов Е.П. Цифровая схемотехника СПб.: БХВ-Петербург, 2004г.528 с.